Geschäftskunden Kundenprogramme
Vor Ort
Merkzettel Warenkorb
Asynchronous System-On-Chip Interconnect

Asynchronous System-On-Chip Interconnect

Aus der Reihe

Fr. 137.00

inkl. gesetzl. MwSt.
Versandkostenfrei
Gebundenes Buch

Gebundenes Buch

Fr. 137.00 Taschenbuch

Taschenbuch

Fr. 72.90 eBook

eBook

Fr. 62.90

Asynchronous System-On-Chip Interconnect

Ebenfalls verfügbar als:

Gebundenes Buch

Gebundenes Buch

ab Fr. 137.00
Taschenbuch

Taschenbuch

ab Fr. 72.90
eBook

eBook

ab Fr. 62.90

Beschreibung

Details

Einband

Gebundene Ausgabe

Erscheinungsdatum

28.05.2002

Verlag

Springer London

Seitenzahl

139

Maße (L/B/H)

24.3/16.1/1.7 cm

Beschreibung

Details

Einband

Gebundene Ausgabe

Erscheinungsdatum

28.05.2002

Verlag

Springer London

Seitenzahl

139

Maße (L/B/H)

24.3/16.1/1.7 cm

Gewicht

390 g

Auflage

2002 edition

Sprache

Englisch

ISBN

978-1-85233-598-4

Weitere Bände von Distinguished Dissertations

Unsere Kundinnen und Kunden meinen

0.0

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Erste Bewertung verfassen

Unsere Kundinnen und Kunden meinen

0.0

0 Bewertungen filtern
  • Asynchronous System-On-Chip Interconnect
  • INTRODUCTION
    Asynchronous design and its advantages
    Disadvantages of asynchronous design
    Book overview
    Publications
    ASYNCHRONOUS DESIGN
    Introduction
    Asynchronous design
    Summary
    SYSTEM LEVEL INTERCONNECT PRINCIPLES
    Point-to-point communication paths
    Multipoint interconnect topology
    Bus protocol issues
    Interconnect performance objectives
    Commercial on-chip buses
    Summary
    THE PHYSICAL (WIRE) LAYER
    Wire theory
    Electrical and physical characteristics
    Termination
    Crosstalk
    Summary
    THE LINK LAYER
    Centralised vs distributed interfaces
    Signalling convention
    Data encoding
    Handshake sources
    Bidirectional data transfer
    Multiple initiators on one channel
    Multiple targets
    Multipoint bus-channel interfaces
    MARBLE's link layer channels
    Summary
    PROTOCOL LAYER
    Transfer phases
    Exceptions
    Defer and bridging
    Mapping transfer phases onto channel cycles
    Transfer cycle routing
    Transfer cycle initiation
    MARBLE's dual channel bus architecture
    TRANSACTION LAYER
    Split transactions
    Response ordering
    MARBLE's transaction layer
    MARBLE: A DUAL CHANNEL SPLIT TRANSFER BUS
    MARBLE protocol and signal summary
    Bus transaction interface implementation
    MARBLE in the AMULET3H system
    Summary
    EVALUATION
    The MARBLE testbed
    Simulation of MARBLE in AMULET3H
    Analysis of delay distribution
    Hardware requirements
    Comparison with synchronous alternatives
    CONCLUSION
    Advantages and disadvantages of MARBLE
    Improving the MARBLE bus
    Alternative interconnect solutions and future work
    The future of asynchronous SoC interconnect?
    APPENDIX A: MARBLE SCHEMATICS
    REFERENCES
    INDEX