Geschäftskunden Kundenprogramme
Vor Ort
Merkzettel Warenkorb
  • Produktbild: Phase-Locked Frequency Generation and Clocking
  • Produktbild: Phase-Locked Frequency Generation and Clocking

Phase-Locked Frequency Generation and Clocking Architectures and Circuits for Modern Wireless and Wireline Systems

Fr. 197.00

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

09.06.2020

Herausgeber

Woogeun Rhee

Verlag

Institution of Engineering & Technology

Seitenzahl

736

Maße (L/B/H)

24.1/16.3/3.8 cm

Gewicht

1270 g

Sprache

Englisch

ISBN

978-1-78561-885-7

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

09.06.2020

Herausgeber

Woogeun Rhee

Verlag

Institution of Engineering & Technology

Seitenzahl

736

Maße (L/B/H)

24.1/16.3/3.8 cm

Gewicht

1270 g

Sprache

Englisch

ISBN

978-1-78561-885-7

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: gpsr@libri.de

Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Die Bewertungen sind nach Format, Anzahl Sterne und Datum sortiert.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Kundinnen und Kunden meinen

0 Bewertungen filtern
  • Produktbild: Phase-Locked Frequency Generation and Clocking
  • Produktbild: Phase-Locked Frequency Generation and Clocking

    • Part I: Basic architectures and system perspectives
      • Chapter 1: Evolution of monolithic phase-locked loops
      • Chapter 2: Fractional-N frequency synthesis
      • Chapter 3: Clock data recovery: a system perspective
      • Chapter 4: Silicon-based THz frequency synthesizers with wide locking range
    • Part II: Digital-intensive phase-locked loops
      • Chapter 5: Time-to-digital converters
      • Chapter 6: Bang-bang digital PLLs for wireless systems
      • Chapter 7: Hybrid PLLs
      • Chapter 8: Spur mitigation techniques for DPLL architecture
      • Chapter 9: Fully synthesized digital PLL
      • Chapter 10: Ultra-low-power ADPLL
    • Part III: Low-noise frequency generation and modulation
      • Chapter 11: Integrated LC oscillators
      • Chapter 12: Mm-wave and sub-THz CMOS VCOs
      • Chapter 13: Ultra-low phase noise ADPLL for millimeter wave
      • Chapter 14: DTC-based subsampling PLLs for low-noise synthesis and two-point modulation
      • Chapter 15: Hybrid two-point modulation with 1b high-pass modulation and embedded FIR filtering
    • Part IV: Clock-and-data recovery and clocking
      • Chapter 16: An overview of CDR in ultra-high-speed wireline transceivers
      • Chapter 17: Clock and data recovery for optical links
      • Chapter 18: Digital clock and data recovery circuits
      • Chapter 19: Spread spectrum clock generator: a low-cost EMI solution
      • Chapter 20: High-performance CMOS clock distribution
    • Part V: Advanced clock/frequency generation
      • Chapter 21: Sub-sampling PLL techniques
      • Chapter 22: PLLs with nested frequency-locked loop
      • Chapter 23: Time amplified charge pump PLL
      • Chapter 24: Multiplying DLLs
      • Chapter 25: Wideband PLLs