Geschäftskunden Kundenprogramme
Vor Ort
Merkzettel Warenkorb

Gutscheinbedingungen

*Gültig bis 04.08.2026 auf (fast) alles. Ausgeschlossen sind Smartboxen, Zeitschriften, Tickets, Lebensmittel, Gaming-Elektroartikel, Tinte/Toner, Gutscheine, Geschenkkarten, Blumen und Abos | Einlösbar in allen Buchhandlungen von Orell Füssli, Barth Bücher, Buchladen Rapunzel, Papeterie Köhler, Schuler Orell Füssli, Stauffacher und ZAP unter Vorweisung des Gutscheins, auf www.orellfüssli.ch durch Eingabe des Gutscheincodes. Beim Service „eBooks verschenken“ und bei eBook-Käufen via eReader nicht einlösbar | Mindesteinkaufswert: Fr. 30.- | Nicht mit anderen Rabatten kumulierbar.

Produktbild: ASIC-Design

ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8

Fr. 93.90

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

18.02.1999

Abbildungen

XIV, mit 360 Abbildungen 23,5 cm

Verlag

Springer Berlin

Seitenzahl

522

Maße (L/B/H)

23.5/15.5/2.9 cm

Gewicht

809 g

Sprache

Deutsch

ISBN

978-3-540-61664-1

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

18.02.1999

Abbildungen

XIV, mit 360 Abbildungen 23,5 cm

Verlag

Springer Berlin

Seitenzahl

522

Maße (L/B/H)

23.5/15.5/2.9 cm

Gewicht

809 g

Sprache

Deutsch

ISBN

978-3-540-61664-1

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Weitere Artikel finden Sie in
  • Produktbild: ASIC-Design
  • 1 Einleitung.- 2 Konzepte, Technologien und Realisierungstechniken.- 2.1 Systementwicklung.- 2.2 Schaltungsoptionen.- 2.2.1 Mikroprozessoren.- 2.2.2 Standardbausteine und ASICs.- 2.2.2.1 ASICs.- 2.2.2.2 ASIC-Entwurfsziele.- 2.2.2.3 Elektrisch konfigurierbare Logikschaltungen.- 2.3 Technologien und Realisierungsmethoden für ASICs.- 2.3.1 Halbleitertechnologien für ASICs.- 2.3.2 Realisierungstechniken für ASICs.- 2.3.2.1 Vollkundenspezifischer Entwurf.- 2.3.2.2 Halbkundenspezifischer oder Semi-Custom-Entwurf.- 2.3.2.3 Gate-Arrays.- 2.3.3 Das integrationsgerechte Schaltungskonzept.- 2.3.4 Optimale Realisierungstechniken.- 2.4 IC-Gehause und Aufbautechnik.- 2.5 Übungsaufgaben.- 3 Der ASIC-Entwurfsprozess.- 3.1 Hierarchien und Sichtweisen.- 3.2 ASIC-Spezifikation: Datenblätter und Blockschaltbilder.- 3.3 Rechnergestützte ASIC-Entwicklung.- 3.3.1 Strukturelle Beschreibung der Schaltung durch Schaltpläne.- 3.3.2 Simulationsprogramme.- 3.3.3 Rechnergestützte Layouterstellung.- 3.3.4 Layoutverification.- 3.4 Die Übergabe der Entwurfsdaten an den Halbleiterhersteller.- 3.5 Das Testprogramm.- 3.6 Die Prototypenuntersuchung.- 3.7 Die Freigabeuntersuchung.- 3.8 Übungsaufgaben.- 4 Transistortheorie und Schaltungstechnik.- 4.1 Stromgleichungen für MOS-Transistoren.- 4.2 CMOS-Grundschaltungen.- 4.2.1 Logikelemente und Signalpegel.- 4.2.2 Logikgatter aus komplementären MOS-Transistoren.- 4.2.3 Gleich- und Wechselstromverhalten von CMOS-Logikgattern.- 4.2.4 Analoge Grundschaltungen.- 4.2.4.1 Spannungsteiler und aktive Lasten.- 4.2.4.2 Stromspiegelschaltungen.- 4.2.4.3 Differenzstufen und Komparatoren.- 4.2.5 Dynamische Schaltungen.- 4.2.6 Speicherschaltungen.- 4.2.7 Signalübertragung in Pass-Transistoren und Transfergattern.- 4.3 Takte.- 4.3.1 Sequentielle und asynchrone Schaltungen.- 4.3.2 Taktsignale und Taktungsverfahren für sequentielle Schaltungen.- 4.3.3 Takterzeugung.- 4.3.4 Taktverteilung.- 4.4 Verlustleistung und Power-Delay-Produkt.- 4.5 Zusammenfassung.- 4.6 Übungsaufgaben.- 5. Schaltungssimulation.- 5.1. Der Analogsimulator SPICE.- 5.1.1 Rechenverfahren und Modelle.- 5.1.2 Modellebenen und Modellparameter bei SPICE.- 5.1.3 MOS- Transistoren mit parasitären Komponenten.- 5.1.4 Kurzkanaltransistoren.- 5.1.5 Parametervarianten und Simulationsgenauigkeit bei SPICE.- 5.1.6 SPICE-Netzlisten und-Programme.- 5.1.6.1 Allgemeine Syntax-Regeln.- 5.1.6.2 Bauelement-und Modellanweisungen.- 5.1.6.3 Strom-und Spannungsquellen.- 5.1.7 Analysemöglichkeiten und Steueranweisungen.- 5.1.7.1 Gleichstromanalyse.- 5.1.7.2 Zeitanalyse.- 5.17.3 Frequenzanalyse.- 5.1.7.4 Anweisungen zur Ausgabe der Simulationsergebnisse.- 5.1.8 Definition von Teilschaltungen mit der SUBCKT-Anweisung.- 5.2 Digitalsimulation.- 5.2.1 Rechenverfahren und Modellbildung bei der Digitalsimulation.- 5.2.1.1 Ereignisgesteuerte Simulation.- 5.2.1.2 Laufzeitmodelle auf Gatterebene.- 5.2.2 Der Logiksimulator QuicksimII.- 5.2.2.1 Schaltpläne,Zeitverhalten und Signalzustände.- 5.2.2.2 Ereignissteuerung.- 5.2.2.3 Methoden zur Laufzeitverarbeitung (Delay modes).- 5.2.2.4 Die Behandlung von Spikes.- 5.2.2.5 Initialisierung.- 5.3 Zusammenfassung.- 5.4 Übungsaufgaben.- 6 Schnittstellen zwischen IC-Entwickler und Halbleiterhersteller.- 6.1 Definition von Halbleiterschaltungen mit Layout und Masken.- 6.1.2 Layouteditoren.- 6.1.3 Layoutdarstellungen von Bauelementen.- 6.1.4 Kritische Dimensionen, Entwurfsregeln und Layoutverifikation.- 6.1.5 Layoutverkleinerung („Shrink“).- 6.2 Simulationsparameter: SPICE-Dateien und Technologietoleranzen.- 6.3 Standardzellen.- 6.3.1 Makrozellen.- 6.3.2 Datenblätter der Bibliothekszellen.- 6.3.2.1 Statische Kenn- und Grenzwerte.- 6.3.2.2 Datenblätter für Standardzellen.- 6.3.3 Peripheriezellen und Schutzschaltungen.- 6.4 IC-Entwurf auf Standardzell-Basis.- 6.5 Zusammenfassung und Schlussbemerkungen.- 6.6 Übungsaufgabe.- 7 Entwurfssysteme.- 7.1 Parallele Entwurfsmethodik und Datenorganisation.- 7.1.1 Design und Komponente.- 7.1.2 Funktionale und nichtfunktionale Modelle.- 7.1.2.1 Funktionale Modelle.- 7.1.2.2 Laufzeitmodelle.- 7.1.3 Nichtgraphische Modellinformationen: Properties.- 7.1.4 Die Komponentendirectory.- 7.1.5 Design Viewpoints.- 7.1.6 Entwurfswerkzeuge im Mentor-Graphics-V8-System.- 7.1.6.1 IDEA-Station.- 7.1.6.2 IC-Station.- 7.2 Workstations und UNIX.- 7.3 Die Falcon-Framework-Benutzeroberfläche.- 7.3.1 Eingabemöglichkeiten: Maus, Tastatur, Keys und Strokes.- 7.3.2 Fenster.- 7.3.3 Menüs.- 7.3.3.1 Menüvarianten.- 7.3.3.2 Prompt Bars.- 7.3.3.3 Dialog Felder.- 7.3.3.4 Mnemonics.- 7.3.4 Online-Dokumentation.- 7.4 Verwaltung von Designobjekten und Werkzeugen mit Design Manager.- 7.4.1 Designmanagement und Datenstruktur.- 7.4.2 Das Session-Fenster des Programms Design Manager.- 7.4.3 Kopieren, Löschen und Verschieben von Dateien.- 7.4.4 Der Notepad-Editor und das Transcript-Fenster.- 7.4.5 Multitasking.- 7.5 Zusammenfassung und Schlussbemerkungen.- 7.6 Übungsaufgaben.- 8 Halbleiterspeicherbausteine als Übungsprojekt.- 8.1 Dynamische und statische Halbleiterspeicher.- 8.1.1 SRAM- Speicherzellen.- 8.1.2 Architektur eines SRAMs.- 8.2 Entwurfsziele für die Beispielschaltung.- 8.3 Architektur, Funktion und Komponenten des 1024x1/64xl6-SRAMs.- 8.3.1 Speicherzellenfelder.- 8.3.2 Adressdekoder.- 8.3.2.1 Zeilendekodierung.- 8.3.2.2 Spaltendekodierung.- 8.3.3 Die peripheren Schreib- und Leseschaltung des SRAMs.- 8.3.4 Schreib-und Bewerteschaltungen im Zellenfeld.- 8.3.5 Die Schreiberholschaltung im Zellenfeld.- 8.4 Spezifikation der dynamischen Kennwerte des 1024x1/64x16- RAMs.- 8.4.1 Adressübernahme.- 8.4.2 Beschreiben des RAMs.- 8.4.3 Lesen des RAMs.- 8.5 Anschlussbelegung und IC- Gehäuse.- 8.6 Statische Kennwerte.- 8.7 Betriebsbereiche des Bausteins.- 8.8 Zusammenfassung.- 8.9 Übungsaufgaben.- 9 Layout-Erstellung mit ICgraph.- 9.1 Das Programmpaket ICStation.- 9.2 Full Custom Design mit dem Programm ICgraph.- 9.2.1 Full Custom Editing.- 9.2.1.2 Starten von ICstation.- 9.2.1.3 NeueZellen.- 9.2.2 Zellen und Hierarchie.- 9.2.2.1 Zelltypen.- 9.2.2.2 Layoutaspekte.- 9.2.3 Logische und grafische Objekte im Layout.- 9.2.3.1 Grafische Objekte.- 9.2.3.2 Logische Objekte: Properties, Pins, Ports und Netze.- 9.2.3.3 Die Prozessdaten.- 9.2.3.4 Die Layoutebenen.- 9.2.3.5 Die ICgraph-Konfigurationen.- 9.2.4 Bearbeitung und Erzeugung von Layoutstrukturen.- 9.2.4.1 Selection Sets.- 9.2.4.2 ICStation-Windows.- 9.2.4.3 Das Selektieren von Objekten.- 9.2.4.4 Die wichtigsten Editieroperationen.- 9.2.4.5 Die wichtigsten Eingabefunktionen.- 9.3 Design-Verifikation mit den ICverify Tools.- 9.3.1 Design-Rule-Prüfung und Netzlistenextraktion.- 9.3.1.1 Die DRC-Prüfung.- 9.3.1.2 Grafisch unterstütztes Bearbeiten von DRC-Fehlern.- 9.3.2 Layoutextraktion.- 9.4 Abspeichern geprüfter Zellen.- 9.5 Zusammenfassung.- 9.6 Übungsaufgaben.- 10 Schaltplan- und Symbolerstellung mit Design Architect.- 10.1 Electronic Design Data Model (EDDM).- 10.2 Die Elemente eines Schaltplans.- 10.3 Schaltplaneditierung mit dem Programm Design Architect.- 10.3.1 Anlegen und Aufrufen von Schaltplänen.- 10.3.2 Schaltplaneingabe.- 10.3.2.1 Bibliotheken.- 10.3.2.2 Instanziierung von Bibliothekszellen.- 10.3.2.3 Selektion und Objektmanipulationen.- 10.3.2.4 Netze.- 10.3.2.5 Netzverbindungen.- 10.3.2.6 Ports.- 10.3.2.7 Strukturelle Entwurfseigenschaften.- 10.3.2.8 Netzeditierung und Verbindungsstrukturen.- 10.3.2.9 Busabzweigstellen: Ripper.- 10.3.3 Prüfen und Speichern eines Schaltplans.- 10.4 Symbole.- 10.5 Der Symboleditor des Programms Design Architect.- 10.6 Properties.- 10.6.1 Property Owner.- 10.6.2 Property Values.- 10.6.3 Property Types.- 10.6.4 Properties für die Schaltungssimulation.- 10.6.5 Properties für die analoge Simulation und die Layoutsynthese.- 10.6.6 Die Eingabe von Properties.- 10.6.7 Die Editierung von Properties.- 10.6.8 Reports über Properties.- 10.7 Designdatenaufbereitung mit dem Design Viewpoint Editor.- 10.7.1 Erzeugen eines Design Viewpoints.- 10.7.2 Regelprüfungen mit dem Design Viewpoint Editor.- 10.7.3 Speichern eines Design Viewpoints.- 10.8 Zusammenfassung.- 10.9 Übungsaufgaben.- 11 Digital-und Analogsimulation mit Quicksimi und Accusimii.- 11.1 Der Digitalsimulator QuicksimII im Überlick.- 11.1.1 Signalzustände.- 11.1.2 Simulationsgenauigkeit.- 11.1.3 Stimulation von Schaltungseingängen und internen Netzen.- 11.1.4 Fenstertechniken: Ergebnis- und Schaltplanfenster.- 11.1.5 Zwischenfensterselektion.- 11.2 Bedienung des Simulators.- 11.2.1 Aufruf, Voreinstellungen und Pallettenmenüs.- 11.2.2 Die Ergebnisfenster.- 11.2.2.1 Tracefenster:Öffnen und Signaleingabe.- 11.2.2.2 Signalmanipulation im Tracefenster.- 11.2.2.3 Analysehilfsmittel im Tracefenster.- 11.2.2.4 Voreinstellung und Ergebnisbearbeitung im List- und Monitorfenster.- 11.2.2.5 Analysehilfsmittel im Schaltplanfenster.- 11.2.3 Initialisierung.- 11.2.4 Signaleingabe.- 11.2.4.1 Feste Signalzustände (Single Forces).- 11.2.4.2 Aperiodische Signale (Multiple Forces).- 11.2.4.3 Taktsignale (Clock Forces).- 11.2.4.4 Bussignale.- 11.2.4.5 Löschen von Force- Signalen.- 11.2.4.6 Anzeigen von Forces vor dem Simultionsstart.- 11.2.5 Waveform-Datenbasen.- 11.2.5.1 Laden und Speichern.- 11.2.5.2 Editierung.- 11.2.5.3 Wiederverwenden von Stimuli-Pattern.- 11.2.6. Starten eines Simulationslaufes.- 11.2.6.1 Simulation mit vorgegebener Laufzeit.- 11.2.6.2 Simulationsläufe mit Abbruchbedingungen.- 11.2.6.3 Beispiele für Breakpoint Expressions.- 11.2.6.4 Speichern und Reaktivieren von Simulationszuständen.- 11.2.7 Beenden einer Quicksimii Session.- 11.3 Der Analogsimulator Accusimii im Überlick.- 11.3.1 Grundkonzepte.- 11.3.2 Die wichtigsten Accusimii-Fenster.- 11.3.2.1 Das Sessionfenster.- 11.3.2.2 Ergebnis- und Schaltplanfenster.- 11.3.2.3 Das Statusfenster.- 11.4 Bedienung des Simulators Accusimii.- 11.4.1 Aufruf und Einstellung.- 11.4.2 Gleichstromanalysen.- 11.4.2.1 Arbeitspunktanalyse, Übertragungsfunktionen.- 11.4.2.2 Kennlinien.- 11.4.3 Wechselstromanalysen.- 11.4.4 Beenden einer Simulationssession.- 11.5 Zusammenfassung.- 11.6 Übungsaufgaben.- 12 Automatische Layouterstellung mit ICStation.- 12.1 Der Layoutsyntheseprozess im Überlick.- 12.2 Erzeugen einer Zelle für die Layoutsynthese.- 12.3 Floorplanning und Zellplazierung.- 12.4 Layoutsynthese mit ICblocks.- 12.4.1 Plazierung von Standardzellen und Blöcken.- 12.4.1.1 Plazierung von Standardzellen.- 12.4.1.2 Die Plazierung von Blöcken.- 12.4.1.3 Die Plazierung von Ports.- 12.4.1.4 Die Plazierung von Pins.- 12.4.1.5 Manuelle Plazierung und Editiermöglichkeiten.- 12.4.1.6 Beispiele für Zell- und Blockplazierung.- 12.4.2 Verdrahtungsverfahren.- 12.4.2.1 Der Labyrinth-Verdrahtungs-Algorithmus.- 12.4.2.2 Liniensuchalgorithmen.- 12.4.2.3 Kanalverdrahtung.- 12.4.2.4 Limitierungen.- 12.4.3 Globale und lokale Verdrahtung mit ICblocks.- 12.4.3.1 Die Soutoroute-Funktion von ICblocks.- 12.5 Das Process File.- 12.5.1 Der Default Process.- 12.5.2 Das Editieren von Process Files.- 12.5.2.1 Das Layer-Appearance-Dialogfenster.- 12.5.2.2 Das Editieren der Process Values.- 12.6 Layout-Kompaktierung.- 12.6.1 Die $compact-Funktion.- 12.7 Layout-Verifikation: DRC-, LVS-Check und Backannotation.- 12.7.1 DRC-Prüfung mit ICrules.- 12.7.2 Der LVS Check.- 12.7.3 Layoutbedingte parasitäre Effekte: Backannotation.- 12.8 Editierung von Zellenbibliotheken.- 12.9 Standardzellayouts mit Hierarchie.- 12.10 Datenaufbereitung für den Halbleiterhersteller.- 12.11 Zusammenfassung.- 12.12 Übungsaufgaben.- Anhang: Layoutzellen und Schaltpläne des 1024x1/64x16- RAMs.- Stichwortverzeichnis.