KI-Beratung Beta

Gutscheinbedingungen

*Gültig bis 08.11.2026 auf (fast) alles. Ausgeschlossen sind tolino shine, Smartboxen, Zeitschriften, Tickets, Lebensmittel, Gaming-Elektroartikel, Tinte/Toner, Gutscheine, Geschenkkarten, Blumen, Dienstleistungen und Abos | Einlösbar in allen Buchhandlungen von Orell Füssli (ausser bei Transa Books), Barth Bücher, Buchladen Rapunzel, Papeterie Köhler, Schuler Orell Füssli, Stauffacher und ZAP unter Vorweisung des Gutscheins, auf orellfüssli.ch durch Eingabe des Gutscheincodes. Beim Service „eBooks verschenken“ und bei eBook-Käufen via eReader nicht einlösbar | Mindesteinkaufswert: Fr. 30.- | Nicht mit anderen Rabatten kumulierbar.

Produktbild: Layout Optimization in VLSI Design
Band 8

Layout Optimization in VLSI Design

Fr. 192.00

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.11.2010

Abbildungen

VIII, 288 p.

Herausgeber

Bing Lu + weitere

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

23.5/15.5/1.7 cm

Gewicht

458 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4419-5206-6

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.11.2010

Abbildungen

VIII, 288 p.

Herausgeber

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

23.5/15.5/1.7 cm

Gewicht

458 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4419-5206-6

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: Layout Optimization in VLSI Design
  • 1. Integrated Floorplanning and Interconnect Planning.- 2. Interconnect Planning.- 3. Modern Standard-cell Placement Techniques.- 4. Non-Hanan Optimization for Global VLSI Interconnect.- 5. Techniques for Timing-Driven Routing.- 6. Interconnect Modeling and Design with Consideration of Inductance.- 7. Modeling and Characterization of IC Interconnects and Packagings for the Signal Intergrity Verification on High-Performance VLSI Circuits.- 8. Tradeoffs in Digital Binary Adder Design: the Effects of Floorplanning, Number of Levels of Metals, and Supply Voltage on Performance and Area.