Gutscheinbedingungen

*Gültig bis 20.09.2026 auf (fast) alles. Ausgeschlossen sind Smartboxen, Zeitschriften, Tickets, Lebensmittel, Gaming-Elektroartikel, Tinte/Toner, Gutscheine, Geschenkkarten, Blumen und Abos | Einlösbar in allen Buchhandlungen von Orell Füssli, Barth Bücher, Buchladen Rapunzel, Schuler Orell Füssli, Stauffacher und ZAP unter Vorweisung des Gutscheins, auf www.orellfüssli.ch durch Eingabe des Gutscheincodes. Beim Service „eBooks verschenken“ und bei eBook-Käufen via eReader nicht einlösbar | Mindesteinkaufswert: Fr. 100.- | Nicht mit anderen Rabatten kumulierbar.

  • Produktbild: VLSI Physical Design: From Graph Partitioning to Timing Closure
  • Produktbild: VLSI Physical Design: From Graph Partitioning to Timing Closure

VLSI Physical Design: From Graph Partitioning to Timing Closure

Fr. 86.90

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

17.06.2023

Abbildungen

XVII, 317 p. 335 illus. in color.

Verlag

Springer

Seitenzahl

317

Maße (L/B/H)

23.5/15.5/1.9 cm

Gewicht

511 g

Auflage

Second Edition 2022

Sprache

Englisch

ISBN

978-3-030-96417-7

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

17.06.2023

Abbildungen

XVII, 317 p. 335 illus. in color.

Verlag

Springer

Seitenzahl

317

Maße (L/B/H)

23.5/15.5/1.9 cm

Gewicht

511 g

Auflage

Second Edition 2022

Sprache

Englisch

ISBN

978-3-030-96417-7

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: VLSI Physical Design: From Graph Partitioning to Timing Closure
  • Produktbild: VLSI Physical Design: From Graph Partitioning to Timing Closure

  • 1 Introduction.- 2 Netlist and System Partitioning.- 3 Chip Planning.- 4 Global and Detailed Placement.- 5 Global Routing.- 6 Detailed Routing.- 7 Specialized Routing.- 8 Timing Closure. A Solutions to Chapter Exercises.- B Example CMOS Cell Layouts.