Fliesskomma-Addierer sind aufgrund der Komplexität ihres Algorithmus schwer auf rekonfigurierbaren Geräten zu implementieren. Die vorgeschlagene Arbeit beschreibt die Implementierung eines Fliesskomma-Addierers mit sequentieller und gleichzeitiger Verarbeitung auf rekonfigurierbarer Hardware. Die Implementierung eines Fliesskomma-Addierers mit sequentieller Verarbeitung benötigt weniger Chipfläche, führt aber im Vergleich zur gleichzeitigen Verarbeitung zu einer deutlichen Erhöhung der kombinatorischen Verzögerung und der Taktperiode. Die Implementierung eines Gleitkomma-Addierers mit gleichzeitiger Verarbeitung auf Virtex 4 verbraucht 7% Chipfläche mit einer kombinatorischen Verzögerung von 24,201nsec ohne Offset und 27,891nsec Offset-Verzögerung, während die Implementierung eines Gleitkomma-Addierers auf Spartan 2E mit gleichzeitiger Verarbeitung 401 Slices mit einer kombinatorischen Verzögerung von 56. 679nsec und verbraucht 188908 Kbytes Speicher, während die Implementierung desselben auf Spartan 2E unter Verwendung sequentieller Verarbeitung 52% Chipfläche mit einer kombinatorischen Verzögerung von 69,987nsec verbraucht, was bedeutet, dass die Taktgeschwindigkeit der gleichzeitigen Verarbeitung höher ist als die der sequentiellen Verarbeitung, aber der Flächenverbrauch ist auch höher.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.