Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial
-
- Spanisch ausgewählt
Fr. 46.90
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
18.11.2025
Verlag
Ediciones Nuestro ConocimientoSeitenzahl
72
Maße (L/B/H)
22/15/0.5 cm
Gewicht
125 g
Sprache
Spanisch
ISBN
978-620-9-26888-5
El apilamiento 3D de dispositivos lógicos y de memoria es esencial para mantener la ley de Moore. En la integración 3D, los dispositivos de memoria se pueden apilar en la parte superior de los procesadores. La arquitectura de memoria 3D basada en TSV permite la reutilización de matrices lógicas con múltiples capas de memoria. La memoria 3D convencional adolece de una sobrecarga en cuanto a velocidad, potencia y rendimiento debido a la gran carga parásita de TSV y a las variaciones PVT entre capas. Para superar estas limitaciones, en este artículo se presenta el diseño físico de una arquitectura semi maestro-esclavo (SMS) de SRAM 3D que proporciona una interfaz lógica-SRAM de carga constante en varias capas apiladas y una alta tolerancia a las variaciones PVT entre capas. El esquema SMS se combina con TSV diferencial autotemporizado (STDT) que emplea un esquema de seguimiento de carga TSV para lograr una pequeña oscilación de voltaje TSV con el fin de suprimir los sobrecostes de potencia y velocidad de la comunicación de señales TSV entre capas resultantes de grandes cargas parásitas TSV en diseños UMCP con capas apiladas escalables y E/S amplia. Esto proporciona una plataforma de capacidad de memoria universal.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.